

Hardwarově akcelerovaná kryptografie s využitím FPGA



Autor: Petr Jedlička
Rok: 2022

Základní pojmy z oblasti digitálního návrhu

- Elementární bloky v FPGA,
- porovnání s implementací na CPU.

Základní pojmy z oblasti digitálního návrhu

- Elementární bloky v FPGA,
- porovnání s implementací na CPU.

Návrh digitálních funkčních bloků

- Ukázky způsobů paralelizace na konkrétních příkladech,
- návrh komponent pro postkvantovou kryptografii.

Základní pojmy z oblasti digitálního návrhu

- Elementární bloky v FPGA,
- porovnání s implementací na CPU.

Návrh digitálních funkčních bloků

- Ukázky způsobů paralelizace na konkrétních příkladech,
- návrh komponent pro postkvantovou kryptografii.

Verifikace na FPGA

- Simulace,
- ILA bloky.

FPGA vs. CPU



- Jazyk pro hardwarový popis (VHDL, Verilog, ...),



- Programovací jazyk (C, C++, ...),

FPGA vs. CPU



- Jazyk pro hardwarový popis (VHDL, Verilog, ...),
- paralelní vykonávání,



- Programovací jazyk (C, C++, ...),
- sekvenční vykonávání,

FPGA vs. CPU



- Jazyk pro hardwarový popis (VHDL, Verilog, ...),
- paralelní vykonávání,
- elementární digitální prvky,



- Programovací jazyk (C, C++, ...),
- sekvenční vykonávání,
- sada instrukcí,

FPGA vs. CPU



- Jazyk pro hardwarový popis (VHDL, Verilog, ...),
- paralelní vykonávání,
- elementární digitální prvky,
- funkcionality dána propojením digitálních prvků,



- Programovací jazyk (C, C++, ...),
- sekvenční vykonávání,
- sada instrukcí,
- funkcionality dána strojovým kódem,

FPGA vs. CPU



- Jazyk pro hardwarový popis (VHDL, Verilog, ...),
- paralelní vykonávání,
- elementární digitální prvky,
- funkcionalita dána propojením digitálních prvků,
- vhodné pro matematické/logické operace s možností paralelizace (DSP, operace s vektory, ...) nad velkým množstvím dat,



- Programovací jazyk (C, C++, ...),
- sekvenční vykonávání,
- sada instrukcí,
- funkcionalita dána strojovým kódem,
- vhodné pro různé rozhodovací algoritmy (parsování dat, ...),

FPGA vs. CPU



- Jazyk pro hardwarový popis (VHDL, Verilog, ...),
- paralelní vykonávání,
- elementární digitální prvky,
- funkcionalita dána propojením digitálních prvků,
- vhodné pro matematické/logické operace s možností paralelizace (DSP, operace s vektory, ...) nad velkým množstvím dat,
- efektivnější implementace.



- Programovací jazyk (C, C++, ...),
- sekvenční vykonávání,
- sada instrukcí,
- funkcionalita dána strojovým kódem,
- vhodné pro různé rozhodovací algoritmy (parsování dat, ...),
- rychlejší vývoj.

FPGA vs. CPU




- Jazyk pro hardwarový popis (VHDL, Verilog, ...),
- paralelní vykonávání,
- elementární digitální prvky,
- funkcionalita dána propojením digitálních prvků,
- vhodné pro matematické/logické operace s možností paralelizace (DSP, operace s vektory, ...) nad velkým množstvím dat,
- efektivnější implementace,
- upovídanější kód/nižší míra abstrakce (12500 řádků).





- Programovací jazyk (C, C++, ...),
- sekvenční vykonávání,
- sada instrukcí,
- funkcionalita dána strojovým kódem,
- vhodné pro různé rozhodovací algoritmy (parsování dat, ...),
- rychlejší vývoj,
- vyšší míra abstrakce (2500 řádků).

Základní stavební bloky v FPGA




- Lookup tabulky (LUT),

Základní stavební bloky v FPGA




- Lookup tabulky (LUT),

Základní stavební bloky v FPGA




- Lookup tabulky (LUT),
- Flip-flopy (FF),


Základní stavební bloky v FPGA



- Lookup tabulky (LUT),
- Flip-flopy (FF),




Základní stavební bloky v FPGA




- Lookup tabulky (LUT),
- Flip-flopy (FF),
- DSP48,

Základní stavební bloky v FPGA




- Lookup tabulky (LUT),
- Flip-flopy (FF),
- DSP48,
- paměťové prvky (BRAM, UltraRAM),
- generování hodinového signálu (PLL, Clock Managery),
- periferie pro komunikační rozhraní (PCIe, QSFP, ...)

Sledované parametry



- Taktovací frekvence,
- latence,
- propustnost,
- využití hardwarových zdrojů.


Sledované parametry



- Taktovací frekvence,
- latence,
- propustnost,
- využití hardwarových zdrojů.



více hw zdrojů,
vyšší latence,
vyšší frekvence,
konstantní propustnost



Perspektivní kryptografické algoritmy

Finalisté 3. kola NIST standardizace pro postkvantovou kryptografii:

Název schématu	Typ schématu
Šifrování a distribuce klíčů	
Kyber	lattice-based
McEliece	code-based
NTRU	lattice-based
Saber	lattice-based
Digitální podpis	
Dilithium	lattice-based
Falcon	lattice-based
Rainbow	multivariate

Perspektivní kryptografické algoritmy

Finalisté 3. kola NIST standardizace pro postkvantovou kryptografii:

Název schématu	Typ schématu
Šifrování a distribuce klíčů	
Kyber	lattice-based
McEliece	code-based
NTRU	lattice-based
Saber	lattice-based
Digitální podpis	
Dilithium	lattice-based
Falcon	lattice-based
Rainbow	multivariate

Lattice-based algorithms

$$\text{NTT}(\mathbf{a}) \times \text{NTT}(\mathbf{b}) = \text{NTT}(\mathbf{c})$$


$$p_0x^0 + p_1x^1 + \dots + p_{255}x^{255}$$

Typické výpočetně náročné operace

- NTT (Number Theoretic Transform),

Lattice-based algorithms

$$As + e = t$$

$$\begin{bmatrix} a_{00} & a_{01} & a_{02} & a_{03} & a_{04} \\ a_{10} & a_{11} & a_{12} & a_{13} & a_{14} \\ a_{20} & a_{21} & a_{22} & a_{23} & a_{24} \\ a_{30} & a_{31} & a_{32} & a_{33} & a_{34} \\ a_{40} & a_{41} & a_{42} & a_{43} & a_{44} \\ a_{50} & a_{51} & a_{52} & a_{53} & a_{54} \end{bmatrix} \begin{bmatrix} s_0 \\ s_1 \\ s_2 \\ s_3 \\ s_4 \end{bmatrix} + \begin{bmatrix} e_0 \\ e_1 \\ e_2 \\ e_3 \\ e_4 \\ e_5 \end{bmatrix} = \begin{bmatrix} t_0 \\ t_1 \\ t_2 \\ t_3 \\ t_4 \\ t_5 \end{bmatrix}$$

$p_0x^0 + p_1x^1 + \dots + p_{255}x^{255}$

Typické výpočetně náročné operace

- NTT (Number Theoretic Transform),
- násobení matic a vektorů obsahujících polynomy,

Lattice-based algorithms

Typické výpočetně náročné operace




- NTT (Number Theoretic Transform),
 - násobení matic a vektorů obsahujících polynomy,
 - ostatní iterativní části algoritmů (podpisy)
- vstupy následujících iterací NEZÁVISLÉ na výstupu předchozích iterací



- vstupy následujících iterací NEZÁVISLÉ na výstupu předchozích iterací


Transformace NTT



Algoritmus vycházející z FFT

- Pracuje v modulární aritmetice, nikoliv v oboru komplexních čísel,
- výpočet v iteracích,
- transformace 256 koeficientů v 8 iteracích ($2^8 = 256$)
- budoucí iterace závislé na předchozích iteracích ☹

Implementace NTT




Paralelizace pomocí 4 motýlků


- Motýlci v rozložení 2x2,
- paralelní výpočet 2 iterací,
- počet iterací snížen z 8 na 4,
- minimální počet motýlků pro paralelizaci n iterací:
$$n * 2^{(n-1)},$$
- taktovací frekvence 632 MHz.



Implementace NTT



	Utilization	
	NTT	INTT
LUT	1798	2547
FF	2532	3889
DSP48	48	84
LUTRAM	438	762
BRAM	3,5	3,5



Implementace násobení matic

$$As + e = t$$

$$\begin{bmatrix} a_{00} & a_{01} & a_{02} & a_{03} & a_{04} \\ a_{10} & a_{11} & a_{12} & a_{13} & a_{14} \\ a_{20} & a_{21} & a_{22} & a_{23} & a_{24} \\ a_{30} & a_{31} & a_{32} & a_{33} & a_{34} \\ a_{40} & a_{41} & a_{42} & a_{43} & a_{44} \\ a_{50} & a_{51} & a_{52} & a_{53} & a_{54} \end{bmatrix} \begin{bmatrix} s_0 \\ s_1 \\ s_2 \\ s_3 \\ s_4 \end{bmatrix} + \begin{bmatrix} e_0 \\ e_1 \\ e_2 \\ e_3 \\ e_4 \\ e_5 \end{bmatrix} = \begin{bmatrix} t_0 \\ t_1 \\ t_2 \\ t_3 \\ t_4 \\ t_5 \end{bmatrix}$$

$$p_0x^0 + p_1x^1 + \dots + p_{255}x^{255}$$

Vhodný algoritmus pro FPGA

- Paralelní výpočet jednotlivých řádků,
- paralelní výpočet NTT,
- v rámci každého řádku paralelní násobení polynomů v NTT doméně,
- paralelní výpočet inverzní NTT

Podpisová část:

Sign(sk, M)



```

09  $\mathbf{A} \in R_q^{k \times \ell} := \text{ExpandA}(\rho)$   $\triangleright \mathbf{A}$  is generated and stored in NTT Representation as  $\hat{\mathbf{A}}$ 
10  $\mu \in \{0, 1\}^{512} := H(tr \parallel M)$ 
11  $\kappa := 0, (\mathbf{z}, \mathbf{h}) := \perp$ 
12  $\rho' \in \{0, 1\}^{512} := H(K \parallel \mu)$  (or  $\rho' \leftarrow \{0, 1\}^{512}$  for randomized signing)
13 while  $(\mathbf{z}, \mathbf{h}) = \perp$  do  $\triangleright$  Pre-compute  $\hat{\mathbf{s}}_1 := \text{NTT}(\mathbf{s}_1)$ ,  $\hat{\mathbf{s}}_2 := \text{NTT}(\mathbf{s}_2)$ , and  $\hat{\mathbf{t}}_0 := \text{NTT}(\mathbf{t}_0)$ 
14    $\mathbf{y} \in \tilde{S}_{\gamma_1}^\ell := \text{ExpandMask}(\rho', \kappa)$ 
15    $\mathbf{w} := \mathbf{A}\mathbf{y}$   $\triangleright \mathbf{w} := \text{NTT}^{-1}(\hat{\mathbf{A}} \cdot \text{NTT}(\mathbf{y}))$ 
16    $\mathbf{w}_1 := \text{HighBits}_q(\mathbf{w}, 2\gamma_2)$ 
17    $\tilde{c} \in \{0, 1\}^{256} := H(\mu \parallel \mathbf{w}_1)$ 
18    $c \in B_\tau := \text{SampleInBall}(\tilde{c})$   $\triangleright$  Store  $c$  in NTT representation as  $\hat{c} = \text{NTT}(c)$ 
19    $\mathbf{z} := \mathbf{y} + c\mathbf{s}_1$   $\triangleright$  Compute  $c\mathbf{s}_1$  as  $\text{NTT}^{-1}(\hat{c} \cdot \hat{\mathbf{s}}_1)$ 
20    $\mathbf{r}_0 := \text{LowBits}_q(\mathbf{w} - c\mathbf{s}_2, 2\gamma_2)$   $\triangleright$  Compute  $c\mathbf{s}_2$  as  $\text{NTT}^{-1}(\hat{c} \cdot \hat{\mathbf{s}}_2)$ 
21   if  $\|\mathbf{z}\|_\infty \geq \gamma_1 - \beta$  or  $\|\mathbf{r}_0\|_\infty \geq \gamma_2 - \beta$ , then  $(\mathbf{z}, \mathbf{h}) := \perp$ 
22   else
23      $\mathbf{h} := \text{MakeHint}_q(-c\mathbf{t}_0, \mathbf{w} - c\mathbf{s}_2 + c\mathbf{t}_0, 2\gamma_2)$   $\triangleright$  Compute  $c\mathbf{t}_0$  as  $\text{NTT}^{-1}(\hat{c} \cdot \hat{\mathbf{t}}_0)$ 
24     if  $\|c\mathbf{t}_0\|_\infty \geq \gamma_2$  or the # of 1's in  $\mathbf{h}$  is greater than  $\omega$ , then  $(\mathbf{z}, \mathbf{h}) := \perp$ 
25    $\kappa := \kappa + \ell$ 
26 return  $\sigma = (\tilde{c}, \mathbf{z}, \mathbf{h})$ 


```

Implementace Dilithia


- 18 paralelních procesů,
- 12 paralelních NTT/INTT bloků,
- paralelizace while smyčky.




Implementace Dilithia




- 18 paralelních procesů,
- 12 paralelních NTT/INTT bloků,
- paralelizace while smyčky.



- Hlavní metodou jsou funkční simulace, které odhalí většinu chyb.
- Trvají podstatně kratší dobu než syntéza a implementace na FPGA.




Verifikace designu



Když se výsledky simulace liší s realitou

- Metastabilita,



Verifikace designu

```
...  
signal x : integer range 0 to 15;  
...  
begin  
    ...  
    if x = 16 then  
        ...  
    end if;  
...  


```

Když se výsledky simulace liší s realitou

- Metastabilita,
- Optimalizace designu během implementace,
- ...




Ladění designu na FPGA



ILA (Integrated Logic Analyzer)

- Logické analyzátory integrované přímo v FPGA,
- odhalí většinu záludných chyb,
- spotřebovávají hardwarové zdroje (BRAM, ...),
- nová konfigurace sond = nová syntéza.



Děkuji Vám za pozornost 😊